PATENT ABSTRACTS OF JAPAN

(11)Publication number:

56-049570

(43) Date of publication of application: 06.05.1981

(51)Int.CI.

H01L 29/78 G11C 11/40 H01L 27/10

(21)Application number: 54-124127

(71)Applicant: HITACHI LTD

(22)Date of filing:


28.09.1979


(72)Inventor: KOMORI KAZUHIRO

(54) SEMICONDUCTOR MEMORY AND ITS MANUFACTURING PROCESS

(57)Abstract:

PURPOSE: To get a small-sizedmemory unit with a good holding characteristic by piling Si3N4 or polysilicon film on SiO2 film. CONSTITUTION: Field film oxide 11, P+ channel stopper 11A are formed on a P type Si substrate 10, a polysilicon floating gate 13 layer is made on gate film oxide 12 to be covered with film oxide 14 further laminated with a polysilicon control gate 15 layer to form gate electrodes 15, 13 by single photographic etching. Next N+ source, drain 16, 17 and a source taking out layer 16' are formed through ion injection and self-matching to make polysilicon 15, 13 conductive. Nextby selectively making an opening Al bit wiring 21 connecting with an N+ layer 17 is made. By piling Si3N4 19 with the damp-proof properties on SiO2 18 covering memory cells the gate 13 has an extremely good holding characteristic and the single photographic etching makes it possible to reduce the cell size.





LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

BEST AVAILABLE COPY

Copyright (C); 1998,2003 Japan Patent Office

9 日本国特許庁 (JP)

①特許出願公開

②公開特許公報(A) 昭56—49570。

广内整理番号

砂公開 昭和56年(1981)5月6日

La salar transfer to the transfer of the salar transfer of the sal

"H 01 L" 29/78 G 11 C 11/40

H 01 L 27/10

101

7514-5F 7010-5B

発明の数 3

47 - 4-11 (全 4 頁)

分半導体メモリとその製法

②特

こうかん こうしゃ 議 にニュー・ / 顧 昭54—124127

20出

願 昭54(1979) 9 月28日

②発明者小森和宏

garage (all and a second

小平市上水本町1450番地株式会

社日立製作所武蔵工場內

勿出 顧 人 株式会社日立製作所

東京都千代田区丸の内1丁目5

1972年 : **番1号** : 1972年 - 1

四代 理 人 弁理士 薄田利幸

関係に載した書きらんできない。

春野野水の範囲です。 (1985年) (1985年) (1985年) (1985年)

フローティングゲート望不保養性メモリモン 部セシリコンオギサイド観でかかって飲る中毒体 メモリにかいて、首記シリコンポーテイド質に重 ねて前記メモリセル部をおかうようにシリコンプ イトライド膜又はポリンリコン器を形成したこと を特徴とする半導体メモリンの、そのではなった。 3、フローティングゲール製不得発性メモリモル。 部をシリコンテキテイド製でおおった袋。質能と、 モリモル部のドレイン債執上のシリコンオギテイ P製部分にコンタクト孔を影成することを含む学 事体メモリの製法にかいて、ジサコンプペテイド 裏に重ねて前記メモリセル部をダングしょうにグリ コンナイトライド集及びリンケイ験オラス族を展っ 大彩成し、しかる姿前記コンタクト孔を形成すべ く前記リンゲイ搬ガラス裏の一部を選択的にエテ チレ且つ残存するリジケイ酸ガラズ膜をマスタと、

化ジリコンナイトライド裏をマスクとしてジリコ

プローディンググート豊不存発性メモリセル 部をシリコンオキナイド裏でおおった後、前記メ モリモル部のドレイン領域上のジリボンオキサイ ド膜部分にコンメクト孔を形成することを含む半 事体でもりの製法とかいて、対象的メチョンオナナ イド膜に重ねて前胎メモリセル部をおおうように ボリシリのソルを形成した後、首記コンタクト孔 を形成すべく前記ポリシリニン暦の一部及びその 下層のシリコンボモナイド襲等分を選択的化ニッ。 ナン、さらに首記コンタクト孔内の半年年表面等 分が突受的に硬化されずに製品されたまま残ると ケビ首記ポリシリコン層を硬化してそれをかわり シリコンオギナオド膜を形成することを特徴とす 発明の幹細な説明。 ちゃちゅう ふじぎ しょうじん

本発表はミプログラインググート型不存発性メ モリセルをそなえた単導体メモリ及びその製法化

(2)

してその下層のシザコンナイトライド映幕分ぎら、

質する。

| 健康提集されているとの種のメモリとしては。 不揮発性メモリセル部にそれをおおうようピンリー コンオキサイド製造びリンケイ酸ガラス (P8G) 裏を展次形成したものがあるが、とれてはシリコ ソオキテイド製及びP8G製が耐差性に劣るため データ保持特性が良好でない欠点がある。また。 シリコンオキサイド裏及びPBG膜の微層化コン ・メグト孔を数ける場合、1回のホトエデナングで ご 孔もけしょうとすると、約1800人のシリコン オキティド膜をエッチする通難で上層のP 8 G膜 が通常にサイドエッチされるため好ましい形状の コンタタト孔を形成できず、とのような事業を超 逆するために各族体に異なるボトマスタを思いて 計2回のホトエッナングを実施する必要があった。 とのためマスタ合せ余裕を大きくとる必要があり。 セルテイメが大きくなる欠点があった。

本発明の目的は、上記した従来技能の欠点をな くし、データ保持特性の良好な半導体メモリを提 供することにある。

(2)

の書板表面には、ゲート絶象用シリコンオキナイニ ド膜12が熱致化法で形成され、その上にポリシ リコンからなるフローティングゲート層で3点形 皮されている。フェーティングダート層1.3 仗ポ. y ショコンセCVD(ケミカル・ベーバー・デボ) - ツツョン)後によってデガジットした僕、韓宝ペ メーニングするととによって形成され、との後グ 一ト層1.3の表面を熱酸化することにより層間絶 級用シリコンオキサイド第14が形成される。 そ じて、層間絶縁用ショコンオヤサイド襲して土化 は、ワード無用のコントロールグート層18ポス ローティングゲート語は おに重なり且つフィール ドシテコンナイナイド賞「『上に見在するように 形式される。コントロールゲート層(ちは、ポリ) シリコンセCVD法でデポジットした後、「連宝パ ダーニングすることによって形成されるが、この スターニングにあたっては、同一ポトマスタを用 いてグート用15、オヤナイド裏14、ダート港 18セホトエッチ(いわゆる重ね切り)する。こ の後、ダート第18以下の被覆をマスクとする選

本発明の他の目的は、コンタクト孔を形成する 際に1回のホトマスクを用いるだけでよく、使っ てセルサイズを輸少することのできる中等体メモ リの製法を提供することにある。

> 本発明による単等体メモリは、不揮発性メモリ セル部をかかうシリコンオヤナイド族に重ねてシ リコンナイトライド族又はポリシリコン港を形成 したことを特徴とするものであり、以下、派付田 面に示す実施例について評議する。

第1部万重第8節は、本発明の一実施例によるフローティングゲート選不揮発性メモリセルを示するので、第1回の正一工無断面及び第二型無断面及び第二型無断面及び第二型をおれている。
これらの歯にかいて、10は2選がリロンからなる半等体多板であり、その供面にはメモリセル配合部に相談する関ロを有するフィールドシリコンオーティド膜11の下の基板表面にはティンネルストッパ用のP+型板製11Aが形成されている。フィールドシリコンオーティド膜11の関ロ内

(4)

択的な拡散又はイオン打込処理によりゲート部に自己差合した形でN*型ソース傾似.1.6 及びN* 量ドレイン傾似.1.7 を形成し、これと形時にN* 型ソース接続低級.1.6 も形成する。このとき、ゲー、ト層心.5 にもN型決定不純物がドープされ、ゲート用.1.5 は低極値化される。

次化、ゲート第13及び15の第呈表面並び化 もし部呈されていれば若根表面(拡散技で伝統 16,17を形成する場合には造常基度表面必要 呈されている)を軽く数化し、メモリセル部をか かうシリコンホーサイド数18を形成する。との。 ときのシリコンホーサイド数18な形成する。との。 は16、17の表面)できの6~500人の厚さ をもつように形成すればよい。

次いで、CVD接続よりシリコンオキサイド版 18上にメモリセル部をおかりようにシリコンナイトライド版19を形成し、さらにその上にPSG 版20を接続する。そして、毎4回に示すように ドレイン領域17の一部を構造するコンパクト孔、 CNを形成する。すなわち、ホトレジスト港22

(8)

ヤスタとしてフェ酸系エッチャントによります PBG製20を選択的にエッチした後、ブラズマ エッチによりレジスト層22及び残存するPBG 製20をマスクとしてシリコンナイトライド膜 19を選択エッチし、さらに残存するPBG製 20及びシリコンナイトライド膜18をマスタと して寒いシリコンオサテイド膜18をファ酸系の エッチャントで選択エッチする。このシリコを サライド膜18はシリコンナイトライド膜18を 取けたため300~500点組度に薄く形成されて PBG膜20のデオドエッチは原発を PBG膜20のデオドエッチは原発を を PBG膜20のデオドエッチは を のコンタクト れてNを形成することができる。

との後、P8 G膜2 0上には、A 4 のような配 銀用金属を全国的に蒸着して適宜ペターニングすることによりワード線と直交するようにピット線 用金属版 3.1 を形成する。 この金属版 2.1 は、前 送したコンタグト孔 CRを介して ドレイン領域 17 とオーミックコンタグトし、2.1 まはこのオーミ

(7

形成した後、第7回に示すようにコンタクト孔 CNを形成してからポリンリコン層をもの表面を 散化してシリコンオキサイド装34を形成したご とである。すなわち、第7回にかいて、ポリシリ コン暦28上にホトレジスト暦88を記念し、と のホトレジスト暦25をマスクとしてポリシリコ ン暦28及びその下の薄いシリコンオキサイド膜 🦼 18を選択エッチしてコンタクト孔CNを形成す る。そして、遠南な方法でホトレジストルミるを 放去した後、ポリシリコン暦28を乗く低温の Wet Oa然態気中で熱酸化すると。単触品等複数 面に比べて高級変化リンをドープしたポリシリコ ン暦38のガ学教化連貫が大きいため書板表面 (ドレイン保険17の表面)には持く、米481 層には厚くシリコンオキサイド裏が形成されるの で、熱酸化養金菌ニョナを行ない姿質表面のシリ コンオキサイド裏を飲去することによりポザシリ コン海23の表面にのネシリコンオキサイド裏 24を形成することができ、この後は前途例と同 様にしてピット無用金貨港21及びオーミックコー

上記した単称体メモリは、メモリモル語をかか ランリコンオーテイド製1.8に重ね式耐量性に優 れたシリコンナイナライド製1.9を形成してある

ックマンチのト個所を示す。

ので、ファーティングゲート屋18にストフされるゲータの保持特性が極めて良好である。また、コンタクト孔CNの形成にあたっては、ホトマスクをil 枚用いるだけで足りるので、マスク合せ余

格を最小限にしてセルナイズの値少を回ることが できるg:

第5因及び第6回は、本発明の他の映換例による不揮発性メモリセルを示すらので、それぞれ第2回及び第3回と同様な断回因である。そして、第5個及び第6回のメモリセルの上面回は第1回のものと同様であり、第5回及び第6回において第1回乃至第3回にかけると同様な部分には同様な符号を付してその幹郷とするところは、メモリセルの特徴とするところは、メモリセル部をシンシリコンオヤナイド第18の上に高級度にリンをドープしたポリシリコン層23を

. (8

ンメクト部21aを形成することができる。

第5因乃亜第7回について上記した半導体メモ またかいてもシリコンオキサイド膜18の上にポ リシリコン暦23及びシリコンオキサイド膜24 水形成されるので、P8G質でシリコンオキサイ ド変をかった従来の場合に比べてデータ保持等 性は良好である。

なか、上記実施例の説明では、本発明をロントロールゲートを有するフローティングゲート選不 揮発性メモリに適用した例を述べたが、本発明はコントロールゲートを有しないフローティングゲートを有しないフローティングゲート選不揮発性メモリにも適用することができる

国家の簡単な説明

第1回は、本発明の一夫集例による不揮発性メ モリセルを示す事故上面図。

第2個は、第1個のユー豆都に扱う事を影響的、 第3個は、第1個のユー豆都に扱う事を影響的。 第4個は、上記メモリセルのドレインコンタタ ト孔形成工程を示す影節的。


44

第5回及び第6回は、本発等の他の実施例による不得発性メモリセルを示すそれぞれ第三回及び 第3回と同様な審領新面図。


都で包は、第5回のメモリモルのドレインコン メクト孔形成工程を示す新面額である。

10…半導体部板、11,12,14,18,24…シリコンオキサイド膜、43…フローティングダート海、13…コントロールグート海、16…ソース債績、17…ドレイン債績、13…シリコンナイトライド膜、20…P8G膜、23…ポリシリコン語。

化重人 分型士 華 田 和 幸



01



-310-

BEST AVAILABLE COPY